TSTE86 · 6 hp · Avancerad nivå (A1N) · Datateknik, Elektroteknik
Digitala integrerade kretsar
Ges · nästa start HT 2026
63 %
klarade senaste ordinarie tentan
TEN1 · 24 okt 2025 · 35 studenter
63 %
klarade ordinarie tentorna, alla tillfällen de senaste 5 åren
TEN1 · 180 studenter
90 %
Svårare än 90 % av kurserna på avancerad nivå
Jämfört med 285 kurser på samma nivå, ordinarie tentor de senaste tre läsåren. 88 studenter.
Ingår i 3 program
Tentamen
TEN1 Skriftlig tentamen
- 5
- 4
- 3
- U
Ordinarie tentor
63 % godkända · 180 studenter
- 63 %35
- 68 %53
- 70 %33
- 56 %34
- 52 %25
Omtentor
37 % godkända · 70 studenter
- 43 %7
- 44 %9
- 42 %12
- 33 %12
- 20 %10
- 14 %7
- 54 %13
- Klarar omtentan: 37 % (70 studenter), jämfört med 63 % (180 studenter) på ordinarie
- Får 4 eller 5: 31 % (250 studenter)
Visa små tillfällen (4)
Tillfällen med färre än 5 studenter, ofta tillgodoräknanden eller specialtillfällen. De ingår inte i någon siffra på sidan.
- 25 %4
- 33 %3
- 75 %4
- 100 %1
Övriga moment
Deltentor, inlämningar och laborationer. De ingår inte i siffrorna överst.
Inlämning eller laboration
LAB1 Laborationskurs
- G
Ordinarie tillfällen
100 % godkända · 152 studenter
- 100 %31
- 100 %48
- 100 %23
- 100 %30
- 100 %20
Senare tillfällen
Inga tillfällen med minst 5 studenter.
Visa små tillfällen (2)
Tillfällen med färre än 5 studenter, ofta tillgodoräknanden eller specialtillfällen. De ingår inte i någon siffra på sidan.
- 100 %1
- 100 %2
Om kursen
Mål
Efter genomgången kurs ska studenten kunna följande saker för digitala integrerade kretsar:
- använda elektriska modeller för komponenter och förbindelser
- konstruera kombinatoriska och sekventiella kretsar
- konstruera statiska och dynamiska kretsar
- uppskatta kretsars prestanda.
Innehåll
Kursen behandlar grunder inom digital kretskonstruktion som
- elektriska modeller för ledare och MOSFET
- statisk och dynamisk prestanda för CMOS-kretsar
- konstruktion av kombinatoriska CMOS-kretsar
- konstruktion av sekventiella CMOS-kretsar
- statiska och dynamiska kretstekniker
- konstruktion av drivare
- klockdistribution
- konstruktion av logiska och aritmetiska kretsar
- konstruktion av latchar, vippor och minnen
- layout och simulering.
- Examinator
- Mark Vesterbacka
- Schemalagd tid
- 60 h
- Huvudområde
- Datateknik, Elektroteknik