TSEA53 · 6 hp · Grundnivå (G1N) · Datateknik, Elektroteknik
Digitalteknik
Ges · nästa start VT 2027
83 %
klarade senaste ordinarie tillfället
UPG1 · 18 mar 2026 · 95 studenter
83 %
klarade de ordinarie tillfällena, alla tillfällen de senaste 5 åren
UPG1 · 95 studenter
39 %
Svårare än 39 % av kurserna på grundnivå
Jämfört med 874 kurser på samma nivå, ordinarie tentor de senaste tre läsåren. 95 studenter.
Ingår i 2 program
Inlämning eller laboration
UPG1 Laborativ examination
- G
- U
Ordinarie tillfällen
83 % godkända · 95 studenter
- 83 %95
Senare tillfällen
52 % godkända · 31 studenter
- 100 %5
- 58 %19
- 0 %7
- Klarar ett senare tillfälle: 52 % (31 studenter), jämfört med 83 % (95 studenter) på ordinarie
Visa små tillfällen (2)
Tillfällen med färre än 5 studenter, ofta tillgodoräknanden eller specialtillfällen. De ingår inte i någon siffra på sidan.
- 100 %1
- 100 %3
Övriga moment
Deltentor, inlämningar och laborationer. De ingår inte i siffrorna överst.
Inlämning eller laboration
LAB1 Laborationskurs
- G
Ordinarie tillfällen
100 % godkända · 121 studenter
- 100 %121
Senare tillfällen
Inga tillfällen med minst 5 studenter.
Om kursen
Mål
Kursens syfte är ge en teoretisk och praktisk grund för konstruktion och felsökning av digitala system. Efter genomgången kurs ska studenten kunna:
- omsätta en problemformulering till teoretisk modell för digitala kretsar
- tillämpa strukturerade metoder för analys och syntes av digitala kretsar
- omsätta en konstruktion till fungerande hårdvara
- verifiera hårdvaran mot den ursprungliga problembeskrivningen
Innehåll
Föreläsningar, lektioner och laborationer behandlar:
- Talrepresentationer, talkonverteringar och koder
- Boolesk algebra, XOR
- Kombinationkretsar: minimering, Karnaughdiagram, NAND- och NOR-syntes, tri-state, bussar, ofullständigt specificerade kretsar, kretsar med multipla utgångar
- Kombinatoriska komponenter: adderare, komparatorer, avkodare, demultiplexer, multiplexer
- Minnen, programmerbar logik
- Sekvenskretsar: synkronism-asynkronism, Mealy- och Moore-modell, tillstånd, tillståndsgraf, ekvivalenta tillstånd
- Syntes med klockade vippor, asynkrona signaler till synkront system, initiering
- Syntes med räknare och skiftregister
- Modellering i VHDL, simulering och syntetisering av VHDL
- Examinator
- Gunnar Hjern
- Schemalagd tid
- 60 h
- Huvudområde
- Datateknik, Elektroteknik